高級 FPGA 實現涵蓋了ISE 軟件工具套裝和Xilinx 硬件最復雜的內容。這一為期2天的課程中所包含的8 個實驗可為您提供動手實踐經驗，內容將包括Synplify 和XilinxXST 工具。課程要求首先學習 FPGA 設計基礎和面向性能的設計2 門課程。最好具備Verilog 或VHDL 方面的知識，并至少具備6 個月的采用Xilinx 工具和FPGA 的設計經驗。

        ?? 具備 VHDL 或Verilog 方面的中等知識
        ?? 至少具備 6 個月的使用Xilinx 工具和FPGA 的設計經驗

        ?? 創建并編輯布局邏輯約束和創建時序約束
        ?? 創建 RPM(Relationally Placed Macros)以提升關鍵路徑的性能
        ?? 利用有效時鐘電路來對 Spartan 系列的時鐘資源進行管理并優化您的系統架構
        ?? 使用 Floor planner 及采用模塊化設計及增量設計技術來實現高效布局
        ?? 在FPGA Editor 查看并編輯已有的布線設計，優化后布局布線，并實現更有效的Chipscope內嵌測
            試，顯著減少調試時間

        實驗1． 時序分析器
        創建全局時序約束，閱讀時序報告，添加專門路徑的約束(Multicycle 和False Path)，應用高級實現選
        項。
        實驗2． UCF
        直接向UCF 文件中寫約束，引導實現的性能結果。
        實驗3． 腳本控制
        將程序命令寫到批處理文件中，來實現設計。然后調整程序轉換，從設計中獲得最大的性能。
        實驗4． RPM
        在UCF 文件中創建RPM。使用時序分析器發現不滿足時序約束的路徑，并確定該路徑組成。RLOC 路
        徑組成，以創建RPM 并改善路徑的時序。
        實驗5． 分治法
        利用增量的設計技巧和 Floorplanner 來有效實施“分治法”技巧。
        實驗6． FPGA Editor
        采用FPGA Editor 來查看并編輯設計。分析CLB 的內容;加探針; 對組件進行刪除，布局，修改;分析長
        網絡。
        實驗7． 減少時鐘周期，采用所有您獲得的知識來減少時鐘周期延遲。