Fundamental FPGA Design |
班.級.規.模.及.環.境 |
為了保證培訓效果,增加互動環節,我們堅持小班授課,每期報名人數限5人,多余人員安排到下一期進行。 |
上課時間和地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:深圳大學成教院/ 電影大廈(地鐵一號線大劇院站)【北京分部】:福鑫大樓/北京中山學院 【武漢分部】:佳源大廈(高新二路) 【南京分部】:金港大廈(和燕路)
【成都分部】:領館區1號(中和大道)
最近開課時間(連續班/周末班/晚班):Fundamental FPGA Design:2025年7月14日..用心服務..............--即將開課----即將開課,請咨詢客服。 |
學時 |
◆課時: 共6天,36學時
◆外地學員:代理安排食宿(需提前預定)
☆合格學員免費頒發相關資格證書,提升您的職業資質
作為最早專注于嵌入式培訓的專業機構,曙海嵌入式學院提供的證書得到本行業的廣泛認
可,學員的能力得到大家的認同。
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
.最.新.優.惠. |
◆團體報名優惠措施:兩人95折優惠,三人或三人以上9折優惠 。注意:在讀學生憑學生證,即使一個人也優惠500元。 |
.質.量.保.障. |
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結束后,培訓老師留給學員手機和Email,免費提供半年的技術支持,充分保證培訓后出效果;
3、培訓合格學員可享受免費推薦就業機會。 ☆合格學員免費頒發相關工程師等資格證書,提升您的職業資質。專注高端培訓13年,曙海提供的證書得到本行業的廣泛認可,學員的能力得到大家的認同,受到用人單位的廣泛贊譽。 |
Fundamental FPGA Design
|
課程介紹 |
通過學習 PCI Express 核協議基本原理,設計者將了解到 PCI Express 是如何在系統中使用。本課程重點在于 PCI Express 協議部分,通過使用 Xilinx PCI Express 核,設計者能更快更簡單地完成他們的設計。同時還將逐個介紹 Xilinx PCI Express 核產品,您會立即獲得 PCIExpress 核運行方面的知識。 |
必備條件 |
?? 全面了解 PCIe 協議(包含2 小時的復習)
?? 扎實的 Verilog 或 VHDL 知識
?? 使用常用的仿真工具(如 Mentor Graphics ModelSim 或 ISIM)的豐富經驗
?? Xilinx ISE? 軟件的基礎知識
?? 建議完成“性能設計”和“利用千兆位級串行 I/O 進行設計”的課程學習 |
課程概要 |
?? 在您的設計環境中有效利用 Xilinx PCI Express 核
?? 針對特定應用選擇合適的 PCI 解決方案
?? 了解使用 Xilinx PCI Express 核的 PCI Express 規范特殊需要 |
實驗介紹 |
實驗 1 構建 PCIe 核:讓您熟悉利用 Xilinx CORE Generator™ 軟件來生成 XilinxLogiCORE™ 端
點模塊 + IP 的所有流程。您將為 CORE Generator 工具選擇合適的參數,
并創建整個實驗都要使用的PCIe 核。
實驗 2a 和b PCIe 核仿真:對利用 ISIM 工具進行核仿真進行了介紹。您將觀察和記錄鏈路培訓的效
果,并在下行端口模型仿真過程中將分組數據寫端點應用。該數據會在事
務模塊仿真實驗中再現。
實驗 3 設計實現:讓您熟悉將 HDL 源代碼轉變為比特流所需的全部步驟和推薦設置。
實驗 4 戰略調試:借助于流量仿真器,您可以利用 ChipScope™ Pro 工具來監控內核的行為以及端
點應用,以便實現正確操作之目的。
實驗 5 運行應用:您將針對先前實驗中實現的設計的配置空間來修改C 代碼,并執行實例程序來練
習端點。 |
|