 Introduction to AccelDSP |
|
班.級.規(guī).模.及.環(huán).境 |
|
為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限5人，多余人員安排到下一期進(jìn)行。 |
|
上課時間和地點 |
上課地點：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：深圳大學(xué)成教院/ 電影大廈(地鐵一號線大劇院站)【北京分部】：福鑫大樓/北京中山學(xué)院 【武漢分部】：佳源大廈（高新二路） 【南京分部】：金港大廈(和燕路)
【成都分部】：領(lǐng)館區(qū)1號（中和大道）
最近開課時間(連續(xù)班/周末班/晚班）：Introduction to AccelDSP：2025年7月14日..用心服務(wù)..............--即將開課----即將開課，請咨詢客服。 |
|
學(xué)時 |
◆課時： 共6天,36學(xué)時
◆外地學(xué)員：代理安排食宿（需提前預(yù)定）
☆合格學(xué)員免費頒發(fā)相關(guān)資格證書，提升您的職業(yè)資質(zhì)
作為最早專注于嵌入式培訓(xùn)的專業(yè)機(jī)構(gòu)，曙海嵌入式學(xué)院提供的證書得到本行業(yè)的廣泛認(rèn)
可，學(xué)員的能力得到大家的認(rèn)同。
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
|
.最.新.優(yōu).惠. |
|
◆團(tuán)體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學(xué)生憑學(xué)生證，即使一個人也優(yōu)惠500元。 |
|
.質(zhì).量.保.障. |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,培訓(xùn)老師留給學(xué)員手機(jī)和Email,免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機(jī)會。 ☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年，曙海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。 |
Introduction to AccelDSP
|
 課程介紹 |
學(xué)習(xí)如何將用 MATLAB 軟件語言編寫的算法綜合到針對 Xilinx FPGA 進(jìn)行了優(yōu)化的設(shè)計中。了解如何在 MATLAB® 軟件內(nèi)實現(xiàn)編碼修改，從而縮小面積和提升性能使用 AccelDSP™ 綜合工具的浮點到定點和設(shè)計探索特性來獲得最優(yōu)結(jié)果。將綜合的 MATLAB® 軟件模塊并入到更大的HDL 設(shè)計或 System Generator 設(shè)計中。 |
| 必備條件 |
?? MATLAB® 基礎(chǔ)
?? 數(shù)字信號處理基本理論 |
| 課程概要 |
?? 介紹一種可在常規(guī) PCI 和 PCI-X 模式下調(diào)和工作的用戶應(yīng)用將非可綜合 MATLAB®軟件算法轉(zhuǎn)換成
可以用 AccelDSP™ 綜合工具進(jìn)行綜合的設(shè)計
?? 弄清量化的概念，以及指定、監(jiān)視和控制 MATLAB® 設(shè)計中的比特位增長
?? 將用于直接型 FIR 濾波器的 MATLAB® 軟件設(shè)計改成可綜合多相抽取式濾波器
?? 利用編碼風(fēng)格修改和 AccelDSP™ 創(chuàng)新來優(yōu)化設(shè)計，從而獲得更好的性能和功效
?? 編寫 MATLAB® 編碼修訂，來為設(shè)計增加硬件控制特性
?? 將綜合的 MATLAB® 模塊并入更大的 HDL 設(shè)計
?? 在更大的 System Generator 設(shè)計中導(dǎo)出和并入綜合的 MATLAB® 模塊 |
| 實驗介紹 |
實驗 1：AccelDSP 入門 - 通過 AccelDSP 綜合工具了解基本設(shè)計流程。
實驗 2：可綜合 MATLAB - 將非可綜合 MATLAB 軟件設(shè)計轉(zhuǎn)換成可以用 AccelDSP 綜合工具
進(jìn)行綜合的設(shè)計。
實驗 3：量化 - 指定、監(jiān)視和控制綜合的設(shè)計中的比特位增長。
實驗 4：多速率設(shè)計 - 創(chuàng)建設(shè)計來模擬 2 倍抽取的效果。在 MATLAB 軟件中創(chuàng)建可綜合、多
相抽取式濾波器，并在 Xilinx FPGA 實現(xiàn)濾波器。
實驗 5：使用 AccelWare - 使用相當(dāng)?shù)?Firdecim AccelWare™ DSP IP 工具套件模塊替代多相
抽取式濾波器。
實驗 6：設(shè)計探索 - 利用 AccelDSP 綜合工具的設(shè)計探索特性來優(yōu)化設(shè)計，從而縮小面積和提
升性能。
實驗 7：添加硬件控制 - 修改 FIR 濾波器的源，以添加連續(xù)系數(shù)加載功能。
實驗 8：用于實現(xiàn)高硬件性能的編碼 - 了解 MATLAB 軟件編碼技術(shù)，以便利用偶對稱系數(shù)并
將性能提高到 300 MHz 以上。
實驗 9：復(fù)數(shù)綜合 - 探索現(xiàn)有的方法以綜合使用復(fù)數(shù)的設(shè)計。
實驗 10：系統(tǒng)硬件接口 - 將在 AccelDSP 綜合工具內(nèi)生成的接口信號連接到較大的HDL 設(shè)計
中。
實驗 11：System Generator 集成 - 將基于 MATLAB 的設(shè)計轉(zhuǎn)換成 System Generator模塊，
并將該模塊并入較大的 System Generator 設(shè)計中。 |
|
課程表 聯(lián)系我 在線聊 報名 付款 我們 QQ聊 切換寬屏