Signal Integrity for High-Speed Memory and Processor I/O |
班.級(jí).規(guī).模.及.環(huán).境 |
為了保證培訓(xùn)效果,增加互動(dòng)環(huán)節(jié),我們堅(jiān)持小班授課,每期報(bào)名人數(shù)限5人,多余人員安排到下一期進(jìn)行。 |
上課時(shí)間和地點(diǎn) |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】:深圳大學(xué)成教院/ 電影大廈(地鐵一號(hào)線大劇院站)【北京分部】:福鑫大樓/北京中山學(xué)院 【武漢分部】:佳源大廈(高新二路) 【南京分部】:金港大廈(和燕路)
【成都分部】:領(lǐng)館區(qū)1號(hào)(中和大道)
最近開(kāi)課時(shí)間(連續(xù)班/周末班/晚班):Signal Integrity for High-Speed Memory and Processor I/O:2025年7月14日..用心服務(wù)..............--即將開(kāi)課----即將開(kāi)課,請(qǐng)咨詢客服。 |
學(xué)時(shí) |
◆課時(shí): 共6天,36學(xué)時(shí)
◆外地學(xué)員:代理安排食宿(需提前預(yù)定)
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)資格證書(shū),提升您的職業(yè)資質(zhì)
作為最早專(zhuān)注于嵌入式培訓(xùn)的專(zhuān)業(yè)機(jī)構(gòu),曙海嵌入式學(xué)院提供的證書(shū)得到本行業(yè)的廣泛認(rèn)
可,學(xué)員的能力得到大家的認(rèn)同。
☆合格學(xué)員免費(fèi)推薦工作
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
.最.新.優(yōu).惠. |
◆團(tuán)體報(bào)名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。注意:在讀學(xué)生憑學(xué)生證,即使一個(gè)人也優(yōu)惠500元。 |
.質(zhì).量.保.障. |
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽(tīng);
2、培訓(xùn)結(jié)束后,培訓(xùn)老師留給學(xué)員手機(jī)和Email,免費(fèi)提供半年的技術(shù)支持,充分保證培訓(xùn)后出效果;
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 ☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū),提升您的職業(yè)資質(zhì)。專(zhuān)注高端培訓(xùn)13年,曙海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。 |
Signal Integrity for High-Speed Memory and Processor I/O
|
課程介紹 |
了解信號(hào)完整性技術(shù)以及如何應(yīng)用于 Xilinx FPGA 和半導(dǎo)體存儲(chǔ)器間的高速接口。本課程將講述高速總線和時(shí)鐘設(shè)計(jì),包括傳輸線終端、負(fù)載及抖動(dòng)。您將采用CAD 工具包實(shí)現(xiàn)IBIS 模型仿真。本課程還包括管理PCB 和片上終端相關(guān)內(nèi)容。 |
必備條件 |
?? 最好具有 Xilinx FPGA 設(shè)計(jì)經(jīng)驗(yàn)(或?qū)W過(guò) FPGA 設(shè)計(jì)原理課程) |
課程概要 |
?? 信號(hào)完整性問(wèn)題的領(lǐng)域界定
?? IBIS 模型
?? 使用合適的傳輸線終端
?? 了解負(fù)載對(duì)信號(hào)傳播的影響
?? 減小抖動(dòng)的影響
?? 管理存儲(chǔ)器高速數(shù)據(jù)總線
?? 了解選擇 PCB 封裝效應(yīng)
?? 片上終端和分立終端的區(qū)別 |
實(shí)驗(yàn)介紹 |
Mentor 實(shí)驗(yàn)
實(shí)驗(yàn)1. 選擇合適的Mentor 仿真器
實(shí)驗(yàn)2. 信號(hào)完整性動(dòng)手實(shí)驗(yàn),觀察反射和傳播效應(yīng)
實(shí)驗(yàn)3. 使用IBIS 仿真器,研究基本的傳輸線效應(yīng)
實(shí)驗(yàn)4. 使用存儲(chǔ)的仿真信息進(jìn)行功率計(jì)算并進(jìn)行附加的時(shí)鐘仿真
實(shí)驗(yàn)5. 觀察傳輸線的耦合效應(yīng)
實(shí)驗(yàn)6. 演示如何使用EBD 模型處理SDRAM 模塊
Cadence 實(shí)驗(yàn)
實(shí)驗(yàn)1. 選擇合適的Cadence 仿真器
實(shí)驗(yàn)2. 分析一個(gè)簡(jiǎn)單的時(shí)鐘網(wǎng)絡(luò)
實(shí)驗(yàn)3. 多點(diǎn)時(shí)鐘網(wǎng)絡(luò)引起的信號(hào)完整性效應(yīng)
實(shí)驗(yàn)4. 交調(diào)分析
實(shí)驗(yàn)5. 地址和數(shù)據(jù)分析 |
|